

# Questionnaire d'examen final

# ELE3301 / ELE4301 Sigle du (des) cours




Nom:  Matricule: Solution Signature:	<u>ire</u>
<del></del>	
Sigle et titre du cours	Groupe Trimestre
ELE3301 - Systèmes numériques programmables ELE4301 - Systèmes logiques II	<b>Tous</b> A-2003
Professeur(s) M. Sawan, S. Boyer, P. Lévesque	Local D-6240
Jour Jeudi Date 18/12/03 Durée 2h30	<b>De</b> 13h30 <b>à</b> 16h00
Documentation  ☐ Toute ☐ Aucune ☐ Voir directives particulières ☐ Calcul	atrice ☐ Aucune ☐ Non-programmable ☐ Programmable
<ul> <li>Directives particulières</li> <li>Donnez des réponses claires, sans quoi, vous serez pér</li> <li>Respectez la logique mixte dans vos réponses;</li> <li>Réponsez sur le questionnaire;</li> <li>Utilisez le verson pour le brouillon: le verso ne sera particular</li> </ul>	
Ce questionnaire comporte 9 question(s)  La pondération de cet examen est de 35	sur 16 page(s)
La pondération de cet examen est de 35  Vous devez répondre sur:   le questionnai	re 🗌 le cahier 🔲 les deux
	oui 🗌 non



# **QUESTION 1 {1 point}**

Nous souhaitons concevoir une machine séquentielle algorithmique (MSA) pour contrôler le transfert de données entre trois GAL (22V10). Chacune de sorties registrées des deux premiers GAL est connectée à la même entrée du troisième GAL. Il est à noter que la fonction réalisée dans les GAL n'est pas importante pour cette question.

Dessinez un schéma bloc simplifié pour identifier les signaux que la MSA échange avec les 3 GAL.







# **QUESTION 2 {2 points}**

Pour concevoir un convertisseur analogique à numérique (CAN) à 5 bits, on nous propose d'adopter l'architecture pipelinée consistant à cascader 5 étages similaires. Chacun de ces 5 étages requière les 5 modules suivants :

- un échantillon / bloqueur;
- un CAN à un bit;
- un CNA (convertisseur numérique à analogique) à un bit;
- un soustracteur analogique et
- un amplificateur de tension.
- a) En se servant de 5 composants donnés ci-dessus, dessinez le schéma d'un étage pipeliné;
   {1 point}




b) À partir de 5 boîtes représentant chacune un étage pipeliné, une horloge et quelques bascules D, proposez un CAN pipeliné à 5 bits qui doit être en mesure de faire une conversion analogique à numérique (CA/N) par cycle d'horloge. {1 point}





# **QUESTION 3** {5 points}

Le diagramme d'états ci-dessous représente une machine séquentielle algorithmique (MSA) principalement synchrone.



a) Identifiez la ou les sortie(s) conditionnelle(s). {0,5 point}

# Sortie conditionnelle: Z<sub>3</sub>

b) Quelle est la condition à respecter pour que l'entrée X ne provoque pas d'états erronés? {0,5 point}

États a et b adjacents.



# **QUESTION 3** {suite}

c) Est-il possible que Z<sub>3</sub> soit exempte de transitoires ? Expliquez votre réponse à l'aide d'un diagramme de phase. {0,5 point}

d) Supposons que: 1) l'entrée Y n'est pas synchrone, 2) la MSA se trouve dans l'état **b**, et 3) les états **b**, **c**, **f** et **g** sont assignés **001**, **010**, **100** et **110** respectivement. Discutez les conséquences sur la sortie Z<sub>3</sub>. {0,5 point}

e) Assignez les états à l'aide d'un tableau d'états présents pour minimiser la partie «Input Forming Logic (IFL)». Tenir compte du principe #1 seulement. {0,5 point}

f) Assignez les états à l'aide d'un tableau d'états présents pour éviter les transitoires aux niveaux des sorties. {0,5 point}

$Q_0^{Q_2}$	<b>Q</b> <sub>1</sub> 00	01	11	10
0	а	b*	d	d*
1	g*	f	е	h




# **QUESTION 3** {suite}

g) Supposons qu'aucune assignation ne permet d'éviter les transitoires, que faut-il rajouter au circuit de la MSA pour éviter les transitoires? Dans ce cas, discutez l'impact sur les sorties de la MSA. {1 point}

Il faut ajouter des bascules sur les sorties en utilisant la méthode AST (Alternate State Transition). Les sorties seront en retard d'un demi-cycle sur l'état.

h) En se servant de bascules D, assignez les états selon la méthode bit-par-état, et dessinez les schémas électriques de la logique d'entrée (IFL) nécessaire aux états **f** et **g**, et de la sortie Z<sub>3</sub>. {1 point}






# **QUESTION 4 {3 points}**

Trouvez la fréquence maximale d'opération de ce compteur synchrone modulo 8.

Séquence : ...-000-001-010-011-100-101-110-111-000-...



a) Identifiez clairement le ou les chemins critiques. {0,5 point}

Deux chemins possibles : chemin 1 : de Q1 à D2 (Non-ET 3 entrées)

chemin 2 : de Q1 à D2 (Non-ET 2 entrées)

b) Identifiez la ou les séquences qui limitent la fréquence maximale d'opération. {0,5 point}

$$T_1 = 010 \rightarrow 011 \rightarrow 100$$

$$T_2 = 110 \rightarrow 111 \rightarrow 000$$



# **QUESTION 4** {suite}

c) Trouvez la fréquence maximale d'opération à l'aide des paramètres électriques. {1,5 point}

Paramètres électriques de composants

Composant logique mixte*	tp <sub>HL</sub>	tp <sub>LH</sub>	$t_{ m SU}$	$t_{ m H}$
NON-ET (2 entrées)	7 ns	4 ns		
NON-OU (2 entrées)	5 ns	6 ns		
NON-ET (3 entrées)	9 ns	5 ns		
NON-OU (3 entrées)	7 ns	7 ns		
INVERSEUR	2 ns	2 ns		
XOR	9 ns	7 ns		
Bascule D	15 ns	13 ns	9 ns	2 ns

$$T_1 = t_{pLH\_Q0} + t_{pHL\_nonET3} + t_{pHL\_nonOU3} + t_{SU} + T_{pLH\_TAMPON} + T_{pHL\_TAMPON}$$

$$T_2 = t_{pLH\_Q0} + t_{pLH\_nonET2} + t_{pHL\_nonOU3} + t_{SU} + T_{pLH\_TAMPON} + T_{pHL\_TAMPON}$$

$$T_1 = 13 + 9 + 7 + 2 + 2 + 2 = 35ns$$

$$T_2 = 13 + 4 + 7 + 2 + 2 + 2 = 30$$
ns


$$F_{MAX} = 1 / T_1 = 1 / 35 \text{ ns} = 28,6 \text{ MHz}$$

d) Identifiez un moyen d'augmenter la fréquence maximale d'opération du compteur en utilisant des inverseurs pour la distribution de l'horloge. Dessinez uniquement le signal d'horloge jusqu'aux bascules. {0,5 point}


Retarder l'horloge de D2 avec les deux tampons U1 et U2.



# **QUESTION 5** {1 point}



a) Complétez le diagramme de phase suivant avec l'aide du schéma du circuit. {0,5 point}



b) Si on considère que le signal *Entrée* est synchronisé sur le front descendant de l'horloge, identifiez la fonction de ce circuit et justifiez votre réponse. {0,5 point}

Multivibrateur monostable redéclenchable de période  $T = 2.5 \text{ x } T_{CLK}$ 




# **QUESTION 6 {3 points}**

Soit la description VHDL suivante:

```
library IEEE;
   use IEEE.std logic 1164.all;
   use IEEE.std logic unsigned.all;
entity question6 is
port(
   rstN
                       : in
                                std_logic;
   clk
                       : in
                                std_logic;
                                std_logic_vector( 3 downto 0);
                       : in
   entree
                       : buffer std logic
);
end entity question6;
architecture behav of question6 is
   signal interne
                                : std logic vector( 3 downto 0);
begin
   XQ6: process(rstN, clk)
   begin
      if (rstN = '0') then
         interne <= (others => '0');
              <= '0';
      elsif (clk'event and clk = '1') then
         if (interne = 0) then
            z \le not z;
            interne <= entree;</pre>
            interne <= interne - 1;</pre>
         end if;
      end if;
   end process XQ6;
end architecture behav;
```

a) Dessinez le schéma-bloc du module décrit. {0,5 point}





#### **QUESTION 6** {suite}

b) Quelle fonction réalise cette description VHDL? {0,25 point}

Diviseur de fréquence programmable

ou

Multivibrateur astable programmable

c) Pourrions-nous utiliser une sortie de type *out* pour le port de sortie Z sans modifier davantage la description VHDL? Expliquez votre réponse. {0,25 point}

Non, Z est utilisée comme entrée dans une équation.

$$z \le not z;$$

d) Proposez une façon d'augmenter la fréquence maximale d'opération de ce module. {0,5 point}

Utiliser une MSA avec encodage bit-par-état (ou code grey) au lieu d'un compteur séquentiel décroissant.

e) Estimez le nombre de modules utilisés dans un FPGA 40MX04 d'Actel par la description VHDL originale et celle modifiée selon la proposition en (d). {0,5 point}

Originale: 5 bascules et 5 équations (5 signaux internes)

$$5 \times 2 + 5 = 15 \text{ approx.}$$

d) avec encodage bit-par-état:

17 bascules et décodeur (16)

 $17 \times 2 + 26 = 60 \text{ approx.}$ 



# **QUESTION 6 {suite}**

f) Complétez la description VHDL pour les 2 MSA suivantes devant être programmées dans


```
un seul GAL22V10. {1 point}
                                                                   MSA 1
   library IEEE;
                                                           '0'
      use IEEE.std_logic_1164.all;
  entity question6f is
  port(
      rstN, clk, x : in std logic;
      z1, z2 : buffer std logic
  );
  end entity question6f;
  architecture behav of question6f is
                                                                   MSA<sub>2</sub>
   -- signaux interne
      constant a : std logic := '0';
      constant b : std logic := '1';
      signal msa2 : std logic;
  begin
      XP1: process ( rstN, clk
      begin
         if (rstN = '0') then
            z1 <= a; -- msa1
            msa2 <= a;
         elsif (clk'event and clk = '1') then
            z1 \ll not z1 and x;
           msa2 <= not msa2;</pre>
         end if;
      end process XP1;
      z2 \le '1' when msa2 = b and x = '0' else '0';
   end architecture behav;
```




# **QUESTION 7 {1.5 point}**

On vous demande d'utiliser **une seule** mémoire EPROM 27C64 et des composants SSI pour réaliser une mémoire ROM de 4K x 16 bits.

a) Dessinez le schéma-bloc d'une telle mémoire. {0,5 point}




b) Montrez le fonctionnement de votre mémoire à l'aide d'un diagramme temporel. {0,5 point}





# **QUESTION 7** {suite}

c) Dessinez le diagramme d'état de la MSA nécessaire à la réalisation de cette mémoire. {0,5 points}



# **QUESTION 8 {1.5 point}**


Réalisez la fonction booléenne suivante à l'aide d'un ou plusieurs modules logiques utilisés dans les FPGA 40MX04 d'Actel:

$$Z = \overline{A} \overline{B} \overline{C} + B(\overline{D} E + \overline{E}\theta) + C\overline{D} E$$

 $\theta$ : état facultatif

#### Notez que:

- les entrées sont disponibles en logique positive uniquement;
- on cherche la sortie Z active haute.



$$Z = \overline{A} (\overline{B+C}) + (B+C)\overline{D}E$$



# **QUESTION 9 {2 points}**

Les questions suivantes portent principalement sur les composants utilisés pour réaliser les projets au cours de la session:

a) Quelle est la valeur maximale de la résistance R du circuit suivant pour s'assurer que la sortie de l'inverseur passe à un niveau haut pour  $V_{IN} = 0$  volt? {0,5 point}

$$V_{\text{IN}} \xrightarrow{\mathbb{Z}_{\text{TALS14}}} V_{\text{C}} = V_{\text{CC}} \frac{R}{R + R_{\text{S}}} < V_{\text{seuil}}$$

$$R < \frac{V_{\text{seuil}}}{V_{\text{CC}} - V_{\text{seuil}}} R_{\text{S}}$$


$$V_{\text{CC}} = V_{\text{CC}} \frac{R}{R + R_{\text{S}}} < V_{\text{seuil}}$$

$$R < \frac{V_{\text{seuil}}}{V_{\text{CC}} - V_{\text{seuil}}} R_{\text{S}}$$

$$V_{\text{CC}} = V_{\text{calcul facultatif}} R_{\text{S}}$$

calcul facultatif:  $R < \frac{0.9}{5 - 0.9} 20 \text{ k} \Omega = 4.39 \text{ k} \Omega$ 

b) Nous voulons utiliser l'écran LCD à une vitesse optimale sans lire le «busy flag». Expliquez comment déterminer la fréquence maximale de l'horloge de la MSA générant les signaux de contrôle de l'écran LCD. {0,5 point}



T > temps d'exécution de l'instruction la plus longue essentielle à la réalisation de la fonction.

Instructions à éviter: CLEAR DISPLAY

**CURSOR HOME** 



# **QUESTION 9 {suite}**

c) Expliquer sous quelles conditions il est possible de reprogrammer une mémoire EPROM sans avoir préalablement effacé son contenu? {0,5 point}

On peut reprogrammer certaines adresses en changeant uniquement des '1' pour des zéros puis uniquement les '0' sont programmés après qu'une mémoire EPROM soit effacée et que toutes les cellules reprennent la valeur '1'.

d) Donnez deux avantages et deux inconvénients des mémoires RAM dynamiques face aux mémoires RAM statiques? {0,5 point}

#### **Avantages:**

- Taille des cellules
- Coût

#### **Inconvénients:**

- Temps d'accès (vitesse)
- Contrôle
- Rafraîchissement des cellules (condensateurs qui se décharges)

Bon examen! Mohamad Sawan Stéphane Boyer Philippe Lévesque